芯片性能暴增10倍！不用新材料，靠真空讓芯片提速

在芯片技術逼近物理極限的今天，科學家們把希望寄托在一種“薄如蟬翼”的新材料上：原子級二維半導體，比如只有三個原子厚的二硫化鉬（MoS?）。理論上，它們能讓晶體管更小、更快、更省電，是延續摩爾定律的關鍵。但現實卻令人沮喪——這些超薄材料一旦放在傳統硅基底上，性能就大打折扣，電子跑得又慢又亂，遠不如預期。

現在，一項由麻省理工學院（MIT）與韓國成均館大學合作的新研究找到了一個出人意料的解決方案：不是加更多材料，而是主動制造“空”。他們發現，在二維半導體和底層電路之間留出一層僅幾納米厚的真空縫隙，就能讓電子遷移率提升近10倍，相當于給芯片裝上了“隱形渦輪增壓”。

這個想法聽起來簡單，甚至有點反直覺——畢竟工程師們花了數十年追求“緊密貼合”，怎么反而要“留縫”？但問題恰恰出在這“貼合”上。傳統芯片中，半導體薄膜直接生長或轉移在二氧化硅等絕緣層上。而這些基底表面布滿微觀缺陷、電荷陷阱和晶格振動（聲子），就像一條坑洼不平的土路。當半導體薄到原子級別時，整個材料幾乎完全暴露在這些干擾中，電子每走一步都被“絆倒”，導致速度慢、發熱高、信號弱。

新方法的核心，是讓二維材料“懸空”。研究團隊開發了一種巧妙的微納加工工藝：先在硅片上涂一層可溶性聚合物作為“臨時支架”，再在其上精確放置二硫化鉬薄膜；隨后用溫和溶劑將聚合物洗掉，只留下一層極薄的空氣（或真空）間隙，將半導體與下方結構隔開。這層空隙雖小（約5–10納米），卻意義重大——因為空氣幾乎是電學“透明”的：沒有雜質、沒有聲子散射、沒有電荷噪聲。電子在懸空的通道中奔跑，如同在無風的高速公路上疾馳。

實驗結果令人振奮：處理后的二硫化鉬晶體管，電子遷移率從不足30 cm2/V·s躍升至280 cm2/V·s，接近商用硅材料的水平；同時，開關電流比提高兩個數量級，漏電流顯著降低。這意味著器件能在更低電壓（低至0.5伏）下穩定工作，功耗大幅下降——對手機、智能手表、植入式醫療設備等電池供電設備來說，這是革命性的進步。

更關鍵的是，這項技術兼容現有芯片制造流程。所用的犧牲層材料是標準光刻膠，清洗步驟也已在產線中成熟應用。研究團隊表示，無需昂貴新材料或全新設備，只需調整幾道工序，就能實現性能飛躍。

當然，挑戰依然存在。大面積懸空結構可能機械脆弱，長期使用中是否變形或塌陷還需驗證。為此，團隊已設計出微米級“支撐柱”陣列，在保持大部分區域懸空的同時提供局部錨點，兼顧性能與可靠性。

這項突破的意義遠不止于性能提升。它揭示了一個深層原理：在納米尺度，環境干擾往往比材料本身更限制性能。與其不斷提純材料，不如優化其“生存空間”。未來，這一“空氣襯底”策略還可用于石墨烯、黑磷、氮化硼等其他二維材料，推動柔性電子、超快光電探測器乃至量子器件的發展。

從“填滿每一寸”到“聰明地留白”，這場由“空”帶來的變革提醒我們：有時候，真正的創新不是堆砌更多，而是懂得何時放手——給電子一片自由的空間，它們自會跑出未來的速度。

參考資料：“Light–matter interaction in van der Waals heterostructures with Mie voids” by Zhuoyuan Lu, Kirill L. Koshelev, Pavel Tonkaev, Ziyu Chen, Dawei Liu, Wenkai Yang, Yuri Kivshar and Yuerui Lu, 14 February 2026, Advanced Photonics.DOI: 10.1117/1.AP.8.2.026002