混合鍵合，如何演進(jìn)？

公眾號記得加星標(biāo)??，第一時間看推送不會錯過。

隨著20層高帶寬存儲器（HBM）堆疊技術(shù)的商業(yè)化進(jìn)程日益臨近，關(guān)于放寬國際半導(dǎo)體標(biāo)準(zhǔn)的討論也愈發(fā)激烈。

據(jù)業(yè)內(nèi)人士8日透露，在近期舉行的納什維爾聯(lián)合電子器件工程委員會（JEDEC）會議（JC-42）上，一項重要議題便是將HBM產(chǎn)品的高度放寬至800微米或更高。JEDEC三月會議旨在完善去年的草案，并協(xié)調(diào)今年的關(guān)鍵下一代標(biāo)準(zhǔn)技術(shù)。

隨著堆疊層數(shù)的增加，HBM的標(biāo)準(zhǔn)高度一直在不斷調(diào)整。此前，國際標(biāo)準(zhǔn)已從725微米放寬至775微米，但為了應(yīng)對20層堆疊工藝的物理限制，進(jìn)一步放寬至800微米或更高也在考慮之中。

為了滿足現(xiàn)有的 20 層堆疊 775 微米標(biāo)準(zhǔn)，必須采用背面研磨工藝，將單個 DRAM 芯片加工得極其薄。這一工藝增加了晶圓損壞的風(fēng)險，進(jìn)而導(dǎo)致整體良率大幅下降。作為

最大客戶，NVIDIA 近期將“供應(yīng)穩(wěn)定性”置于性能指標(biāo)之上，這也加劇了這場討論。NVIDIA 正在考慮采用“雙通道”方案，允許并行采用低端版本（10.6Gbps）的下一代 HBM4，與現(xiàn)有的 11.7Gbps 版本并行。規(guī)格的下調(diào)趨勢也引發(fā)了關(guān)于放寬物理厚度規(guī)格的討論。

放寬厚度規(guī)格有望為國內(nèi)內(nèi)存制造商提供技術(shù)緩沖期。例如，SK 海力士可以將其旗艦工藝——大回流注塑成型底部填充 (MR-MUF) 擴展到 20 層產(chǎn)品。更廣泛地放寬標(biāo)準(zhǔn)可能會推遲昂貴的混合鍵合設(shè)備的推出，從而潛在地提高盈利能力。

三星電子已進(jìn)入HBM4量產(chǎn)階段，預(yù)計也將通過放寬規(guī)格來提高其有效良率。這是因為確保物理空間可以降低工藝難度，從而實現(xiàn)穩(wěn)定的產(chǎn)量響應(yīng)。

此次關(guān)于放松管制的討論預(yù)計將成為未來三年決定HBM市場領(lǐng)導(dǎo)地位的關(guān)鍵因素。如果英偉達(dá)參與5月13日在圣何塞舉行的論壇，放松管制提案有可能獲得通過。如果該提案在6月的札幌會議上最終確定，日本國內(nèi)制造商將利用現(xiàn)有工藝系統(tǒng)建立起20層產(chǎn)品的量產(chǎn)技術(shù)基礎(chǔ)。

然而，一些人認(rèn)為放松管制只是權(quán)宜之計，而非根本解決方案。

一位業(yè)內(nèi)人士解釋說：“產(chǎn)品高度可以通過常規(guī)調(diào)節(jié)方式進(jìn)行調(diào)整，但隨著層數(shù)的增加，內(nèi)部產(chǎn)生的熱量更難散發(fā)。”

三星和SK的鍵合技術(shù)將會如何發(fā)展？

HBM 是一種新一代內(nèi)存，它將多個 DRAM 垂直堆疊，并通過微小凸點將它們連接起來。

此前，HBM 標(biāo)準(zhǔn)的厚度在 HBM3E 之前為 720 微米，但 HBM4 的厚度增加到了 775 微米。這主要是由于 HBM4 中 DRAM 堆疊層數(shù)（分別為 12 層和 16 層）比前幾代（8 層和 12 層）有所增加。

此外，業(yè)界正在討論放寬下一代HBM（例如HBM4E和HBM5）的標(biāo)準(zhǔn)厚度，這些芯片采用20層堆疊式DRAM。目前討論的厚度范圍從825微米到900微米以上。如果最終確定900微米以上的標(biāo)準(zhǔn)，預(yù)計將遠(yuǎn)超以往的增幅。

一位半導(dǎo)體行業(yè)內(nèi)部人士表示：“JEDEC 必須在產(chǎn)品商業(yè)化前一到一年半制定重要標(biāo)準(zhǔn)，因此，關(guān)于下一代 HBM 厚度的討論正在積極進(jìn)行中。”他還補充道：“900 微米或更厚的厚度已經(jīng)在討論之中。”

JEDEC是一個國際半導(dǎo)體標(biāo)準(zhǔn)組織，負(fù)責(zé)制定半導(dǎo)體產(chǎn)品標(biāo)準(zhǔn)。包括三星電子、SK海力士和美光等存儲器公司，以及英特爾、臺積電、英偉達(dá)和AMD在內(nèi)的全球主要半導(dǎo)體公司都參與了該組織。

最初，業(yè)界嚴(yán)格限制了HBM厚度的增長。如果HBM無限增長，將難以與水平集成在其旁邊的系統(tǒng)半導(dǎo)體（例如GPU）的厚度相匹配。此外，如果DRAM之間的厚度差距過大，數(shù)據(jù)傳輸路徑就會變長，從而導(dǎo)致性能和效率下降。

因此，存儲器公司一直在嘗試各種技術(shù)來減小HBM的厚度。典型的例子包括減薄工藝（通過研磨DRAM核心芯片的背面）和鍵合技術(shù)（減少DRAM之間的間隙）。

然而，半導(dǎo)體行業(yè)積極討論減小下一代 HBM 厚度的原因主要有兩個。

首先，下一代HBM采用20層堆疊結(jié)構(gòu)。目前業(yè)界成熟的減薄工藝和鍵合技術(shù)雖然可以縮小DRAM之間的間隙，但在進(jìn)一步減薄HBM方面卻存在局限性。

分析表明，臺積電（一家大型晶圓代工廠）推出的新型封裝工藝也產(chǎn)生了影響。目前，臺積電幾乎壟斷了2.5D工藝（CoWoS），該工藝將HBM和GPU封裝到單個AI加速器中。2.5D技術(shù)通過在芯片和基板之間插入寬中介層來提升封裝性能。

業(yè)內(nèi)人士認(rèn)為，這場討論會減緩新型鍵合工藝（例如混合鍵合）的普及。鍵合是將HBM中的各個DRAM芯片連接起來的過程，而利用熱壓的TC鍵合目前是主流方法。

混合鍵合技術(shù)是一種將芯片和晶圓之間的銅線直接鍵合在一起的技術(shù)。由于無需在DRAM之間設(shè)置凸點，DRAM之間的間隙幾乎為零。這對于降低HBM封裝的整體厚度來說是一個顯著的優(yōu)勢。

然而，混合鍵合技術(shù)難度極高。為了實現(xiàn)芯片間無縫鍵合，必須清除芯片表面所有微小的污染物。這需要采用化學(xué)機械拋光 (CMP) 工藝來完美平滑芯片表面。此外，還需要高精度對準(zhǔn)，以確保每個銅焊盤的精確對接。同時，鍵合多達(dá) 20 個芯片也會大幅降低良率。

因此，各大存儲器廠商一直在持續(xù)研發(fā)混合鍵合技術(shù)，但尚未將其大規(guī)模應(yīng)用于HBM制造工藝中。即使是混合鍵合技術(shù)最積極的研發(fā)者三星電子，預(yù)計最早也只能在其16層HBM4E產(chǎn)品中部分應(yīng)用該技術(shù)。

在這種情況下，如果下一代 HBM 的厚度標(biāo)準(zhǔn)放寬，存儲器公司可能會繼續(xù)通過 TC 鍵合機大規(guī)模生產(chǎn) HBM。

一位半導(dǎo)體行業(yè)內(nèi)部人士表示：“業(yè)內(nèi)有觀點認(rèn)為，如果將 HBM 厚度減少 50 微米或更多，就可以實現(xiàn) 20 層堆疊的 HBM。”他還表示：“即使引入混合鍵合技術(shù)，現(xiàn)有設(shè)備也無法完全替換，而且投資成本巨大，所以我理解存儲器公司傾向于降低下一代 HBM 的厚度。”

（來源：編譯自zdnet）

*免責(zé)聲明：本文由作者原創(chuàng)。文章內(nèi)容系作者個人觀點，半導(dǎo)體行業(yè)觀察轉(zhuǎn)載僅為了傳達(dá)一種不同的觀點，不代表半導(dǎo)體行業(yè)觀察對該觀點贊同或支持，如果有任何異議，歡迎聯(lián)系半導(dǎo)體行業(yè)觀察。

今天是《半導(dǎo)體行業(yè)觀察》為您分享的第4340內(nèi)容，歡迎關(guān)注。

加星標(biāo)??第一時間看推送

求推薦