全球最大規(guī)模半導(dǎo)體展會爆火：“第一次遇到限流”，半導(dǎo)體市場今年能破萬億美元？

本文來源：時代周報 作者：朱成呈

3月25日，2026 SEMICON China在上海開幕。作為全球規(guī)模最大、規(guī)格最高的半導(dǎo)體展會，首日便遭遇“限流”。入口處觀眾排起長隊，只能緩慢入場。

“今年人特別多，第一次碰到展會限流。”一位參展觀眾向時代周報記者感嘆。

時代周報記者 攝

展會的火熱，與行業(yè)景氣度的變化形成呼應(yīng)。

世界半導(dǎo)體貿(mào)易統(tǒng)計協(xié)會（WSTS）數(shù)據(jù)顯示，2025年全球半導(dǎo)體銷售額達到7917億美元，同比增長 25.6%。美國半導(dǎo)體行業(yè)協(xié)會（SIA）總裁兼首席執(zhí)行官John Neuffer預(yù)計，2026年全球銷售額將達到約1萬億美元。

國際半導(dǎo)體產(chǎn)業(yè)協(xié)會（SEMI）中國總裁馮莉表示，“我們原來預(yù)測2030年實現(xiàn)萬億美元的規(guī)模，這一目標(biāo)會提前到來，有機會在2026年就實現(xiàn)。”在她看來，這意味著全球半導(dǎo)體產(chǎn)業(yè)正被帶入一個全新的增長周期。

與以往由消費電子或庫存波動主導(dǎo)的周期不同，半導(dǎo)體產(chǎn)業(yè)本輪增長更依賴AI。AI算力需求的快速擴張，以及全球數(shù)字經(jīng)濟的持續(xù)深化，正在成為主要驅(qū)動力。

在這一背景下，SEMICON China不再只是半導(dǎo)體設(shè)備展示的平臺，更成為觀察產(chǎn)業(yè)演進路徑的窗口：AI如何重塑設(shè)計與制造，先進制程如何推動設(shè)備升級，都在展會現(xiàn)場得到集中呈現(xiàn)。

AI加速滲透半導(dǎo)體行業(yè)

AI對半導(dǎo)體產(chǎn)業(yè)的影響，正在同時向設(shè)計端與制造端滲透，并改變長期以來依賴制程微縮的演進路徑。

在制造端，晶合集成（688249.SH）嘗試將AI直接嵌入晶圓廠運行體系。其引入“Agentic AI”（代理型 AI）理念，搭建基于DMCO架構(gòu)的AI Agent良率管理體系，部署感知、診斷、優(yōu)化等多種Agent角色，讓設(shè)備具備“感知-認(rèn)知-決策-行動”閉環(huán)能力。

實際效果已在部分工序中顯現(xiàn)，缺陷根因定位時長從38小時壓縮至5.4分鐘，黃光、刻蝕、CMP三大核心制程的良率平均貢獻度提升近50%。

晶合集成聯(lián)席總經(jīng)理鄭志成表示，“在AI賦能制造這條賽道上，晶合集成走得很早，也想得很遠(yuǎn)。我們堅信AI不應(yīng)是離散的單點工具，而必須成為驅(qū)動整個晶圓廠邁向自主進化的核心引擎。”

如果說AI在制造端解決的是效率問題，那么在設(shè)計端，其作用正轉(zhuǎn)向系統(tǒng)能力的構(gòu)建。

在傳統(tǒng) EDA（電子設(shè)計自動化）體系中，工具鏈主要服務(wù)于單一芯片設(shè)計，默認(rèn)封裝、板卡乃至整機環(huán)境是穩(wěn)定的外部條件。但在AI硬件場景下，這一前提被打破。Chiplet、先進封裝、異構(gòu)集成、高帶寬存儲與超高速互連，使芯片從“獨立單元”轉(zhuǎn)變?yōu)閺?fù)雜系統(tǒng)的一部分，電磁、熱、應(yīng)力等多物理場耦合效應(yīng)顯著增強。

芯和半導(dǎo)體董事長凌峰在接受時代周報等媒體采訪時表示，傳統(tǒng)EDA在系統(tǒng)級設(shè)計上存在明顯斷層，缺乏對整體架構(gòu)的預(yù)判能力。電磁、熱、應(yīng)力等分開仿真，忽略彼此間的強耦合效應(yīng)和連鎖反應(yīng)，且只服務(wù)于芯片設(shè)計環(huán)節(jié)，無法賦能封測、材料、散熱等上下游產(chǎn)業(yè)等。

為此，芯和提出STCO系統(tǒng)級EDA，在虛擬世界中提前構(gòu)建數(shù)字孿生系統(tǒng)，在AI服務(wù)器、AIPC等真實系統(tǒng)架構(gòu)中進行仿真，確保芯片設(shè)計與系統(tǒng)散熱、供電、結(jié)構(gòu)協(xié)同匹配，從源頭降低系統(tǒng)性風(fēng)險。

與此同時，AI也在反向改造EDA本身。芯和半導(dǎo)體創(chuàng)始人、總裁代文亮表示，芯和半導(dǎo)體正在推進 “AI for EDA” 的技術(shù)落地。傳統(tǒng)EDA仿真面臨設(shè)計復(fù)雜度高、計算周期長的行業(yè)痛點，AI大模型的引入可以實現(xiàn)從結(jié)構(gòu)輸入到仿真結(jié)果的秒級輸出，提升芯片與系統(tǒng)設(shè)計效率。

新一代刻蝕設(shè)備密集亮相

與設(shè)計端、制造端的范式變化相呼應(yīng)，制造端的設(shè)備結(jié)構(gòu)也在同步升級。

東吳證券研報指出，制程迭代推動設(shè)備結(jié)構(gòu)升級，刻蝕與薄膜沉積價值量提升。刻蝕與薄膜沉積在前道設(shè)備中的價值占比位居前三，且隨制程演進呈提升趨勢。多重曝光、先進金屬材料替代及新型結(jié)構(gòu)引入，使設(shè)備數(shù)量與工藝復(fù)雜度同步提升。

這一趨勢在本次展會上已有具象體現(xiàn)。國內(nèi)兩家頭部刻蝕設(shè)備廠商北方華創(chuàng)(002371.SZ)與中微公司(688012.SH)，均推出面向先進制程的新一代設(shè)備。其中，北方華創(chuàng)發(fā)布新一代12英寸高端電感耦合等離子體（ICP）刻蝕設(shè)備，瞄準(zhǔn)先進邏輯與先進存儲領(lǐng)域關(guān)鍵刻蝕工藝需求。

中微公司則帶來新一代電感耦合ICP等離子體刻蝕設(shè)備和高選擇性刻蝕機。前者為5納米及以下邏輯芯片技術(shù)以及同等技術(shù)節(jié)點難度的先進存儲芯片的制造領(lǐng)域，提供了自主可控、技術(shù)領(lǐng)先的ICP刻蝕工藝解決方案。而后者則攻克GAA與3D-DRAM的高選擇比刻蝕難題，填補了國內(nèi)在下一代3D半導(dǎo)體器件制造中關(guān)鍵刻蝕工藝的自主化空白。

時代周報記者 攝

從工藝本身看，在刻蝕過程中，高選擇比意味著目標(biāo)材料被快速去除，而掩膜或非目標(biāo)材料受影響極小，有助于避免過刻、損傷與尺寸偏差。在邏輯器件柵極刻蝕、存儲器高深寬比結(jié)構(gòu)加工等先進工藝中，高選擇比刻蝕已成為不可或缺的核心工藝能力。

東吳證券研報認(rèn)為，國內(nèi)設(shè)備廠商在先進制程存量設(shè)備替換及新增產(chǎn)線建設(shè)中的需求空間，正持續(xù)擴大。