SerDes，空前重要

公眾號(hào)記得加星標(biāo)??，第一時(shí)間看推送不會(huì)錯(cuò)過(guò)。

不知道你發(fā)現(xiàn)沒(méi)有，從博通、Marvell 這樣的 ASIC 設(shè)計(jì)服務(wù)廠商，到英偉達(dá)、AMD 等 GPU 巨頭，再到 Credo、Astera Labs、Alphawave 等高速互聯(lián)公司，幾乎所有參與 AI 基礎(chǔ)設(shè)施競(jìng)爭(zhēng)的玩家，都在不斷強(qiáng)化同一項(xiàng)能力：更快、更穩(wěn)定、更高效的 SerDes。

當(dāng) AI 訓(xùn)練和推理從單卡擴(kuò)展到成百上千顆 GPU 的集群時(shí)，系統(tǒng)性能往往不再由單顆芯片決定，而是由節(jié)點(diǎn)之間的數(shù)據(jù)交換效率決定。也正是在這種背景下，從 GPU、交換芯片到數(shù)據(jù)中心網(wǎng)絡(luò)，再到 Chiplet 與 CPO 光互聯(lián)，AI 基礎(chǔ)設(shè)施的每一次演進(jìn)，都在持續(xù)推高對(duì)高速互聯(lián)的要求。而在所有互聯(lián)技術(shù)之中，SerDes 正在逐漸成為最核心的底層能力。

什么是SerDes？

SerDes，即 Serializer/Deserializer（串行器/解串行器），本質(zhì)上是一種用于高速數(shù)據(jù)傳輸?shù)年P(guān)鍵技術(shù)。它的核心作用，是在盡量減少 I/O 連接數(shù)量的前提下，實(shí)現(xiàn)芯片之間的大帶寬數(shù)據(jù)交換。

在集成電路系統(tǒng)中，芯片間通信可以采用并行傳輸，也可以采用串行傳輸。并行傳輸需要在芯片之間布置大量連接線，而串行傳輸通常只需要一對(duì)差分鏈路即可完成高速數(shù)據(jù)交換，因此更適合高帶寬、長(zhǎng)距離、低引腳數(shù)的系統(tǒng)設(shè)計(jì)。

SerDes 的工作原理并不復(fù)雜：發(fā)送端將多路并行數(shù)據(jù)串行化，通過(guò)高速串行鏈路傳輸出去；接收端再將其恢復(fù)為原始的并行數(shù)據(jù)。正是依靠這種機(jī)制，現(xiàn)代芯片能夠在有限封裝和有限走線條件下，持續(xù)提升帶寬密度。

過(guò)去，SerDes 更像是芯片中的一個(gè)接口模塊；但在 AI 時(shí)代，它正在上升為決定系統(tǒng)擴(kuò)展能力的關(guān)鍵基礎(chǔ)設(shè)施。從早期的 28Gbps NRZ、56Gbps PAM4，到今天的 112Gbps，再到即將規(guī)模落地的 224Gbps，SerDes 已經(jīng)成為高性能計(jì)算、高速網(wǎng)絡(luò)、汽車(chē)電子、移動(dòng)終端和物聯(lián)網(wǎng) SoC 的通用底座，廣泛支撐 PCIe、以太網(wǎng)、USB、MIPI、USR/XSR 等各類高速標(biāo)準(zhǔn)。

也正因?yàn)槿绱耍l(shuí)掌握了核心 SerDes 技術(shù)，誰(shuí)就擁有了極高的技術(shù)壁壘和系統(tǒng)話語(yǔ)權(quán)。

ASIC設(shè)計(jì)服務(wù)廠商，

無(wú)不是SerDes高手

就拿這幾年賺的盆滿缽滿的兩大設(shè)計(jì)服務(wù)廠商博通和Marvell來(lái)說(shuō)，他們之所以能拿走 ASIC市場(chǎng)80%的利潤(rùn)，是因?yàn)樗麄冋莆樟怂懔κ澜缰形ㄒ徊豢商娲南∪辟Y源——連接穩(wěn)定性。它們的“連接霸權(quán)”，很大因素就來(lái)自SerDes能力所構(gòu)建的系統(tǒng)級(jí)護(hù)城河。

博通的 SerDes 以高性能和高集成度著稱。以博通的Tomahawk 這類數(shù)據(jù)中心交換芯片為例，它本質(zhì)上是一塊“SerDes 密度怪獸”。例如Tomahawk 5（51.2T）最多可集成 64個(gè)Peregrine SerDes 核心，每個(gè)核心包含 8 路 106Gb/s PAM4 SerDes 收發(fā)器（并帶 PCS）。而到了 Tomahawk 6（102.4T），博通進(jìn)一步把高速互聯(lián)推向更高代際。作為其 2026 年的重要產(chǎn)品，Tomahawk 6 將 224G SerDes 帶入了更高密度、更高吞吐的交換平臺(tái)。配合更強(qiáng)的銅纜傳輸能力，它使數(shù)據(jù)中心在不全面依賴更昂貴光互聯(lián)的情況下，仍能維持高效的數(shù)據(jù)交換。

Marvell的強(qiáng)項(xiàng)是協(xié)議覆蓋和先進(jìn)制程適配。其112G XSR/VSR SerDes專為 Chiplet 設(shè)計(jì)。它的 XSR（極短距）SerDes 功耗極低，是目前 D2D（芯粒互聯(lián)）市場(chǎng)的標(biāo)桿。Marvell在PCIe 接口上的 SerDes 進(jìn)度快于博通，這使其在服務(wù)器內(nèi)部的 HBM（高帶寬內(nèi)存）連接和存儲(chǔ)控制器市場(chǎng)極具優(yōu)勢(shì)。例如，在剛結(jié)束的DesignCon 2026上，Marvell就率先展示了 PCIe 8.0 技術(shù)，這是目前業(yè)界唯一能在標(biāo)準(zhǔn)路徑下實(shí)現(xiàn) 256 GT/s 傳輸?shù)?SerDes。

2025 財(cái)年博通的AI營(yíng)收約200億美元（同比增長(zhǎng) 65%），預(yù)計(jì)2026年將達(dá)到250億美元。Marvell的AI營(yíng)收大約 39 億美元，目標(biāo)約超過(guò)50億美元。博通的AI AISC市場(chǎng)份額大約在60%，Marvell在15%-20%。

博通的 AI 收入幾乎是 Marvell 的 4-5 倍，這源于它與 Google 長(zhǎng)達(dá)十年的深度綁定，博通的霸權(quán)主要來(lái)自于 Google 的 TPU 訂單。根據(jù) 2025 年底的數(shù)據(jù)，Google TPU 的出貨量支撐了博通絕大部分的 ASIC 利潤(rùn)。而Marvell則通過(guò)拿下微軟Maia芯片和亞馬遜的新項(xiàng)目，實(shí)現(xiàn)了 ASIC 業(yè)務(wù)的翻倍增長(zhǎng)。

第三方機(jī)構(gòu)Counterpoint Research預(yù)測(cè)，到2027年，博通仍將以約 60%份額領(lǐng)跑AI服務(wù)器計(jì)算ASIC設(shè)計(jì)合作伙伴市場(chǎng)。

但是，值得注意的是，讓博通不得不警惕的新玩家之一，是聯(lián)發(fā)科。

據(jù)悉，聯(lián)發(fā)科成功切入谷歌第八代TPU（TPUv8x）設(shè)計(jì)，預(yù)計(jì)于2026年第四季開(kāi)始貢獻(xiàn)營(yíng)收。谷歌與聯(lián)發(fā)科合作設(shè)計(jì)芯片，前者負(fù)責(zé)運(yùn)算單元（Compute Die）設(shè)計(jì)與高頻寬記憶體（HBM）采購(gòu)；后者負(fù)責(zé)輸出入單元（I/O Die）設(shè)計(jì)、所有晶圓采購(gòu)，以及后段封裝整合。

聯(lián)發(fā)科之所以能在數(shù)據(jù)中心ASIC領(lǐng)域異軍突起，接下Google或Meta的ASIC訂單的關(guān)鍵，正是在于研發(fā)超過(guò)十年、能提高傳輸效率的SerDes IP技術(shù)。聯(lián)發(fā)科現(xiàn)行112Gb／s SerDes DSP采PAM-4接收架構(gòu)，在4納米制程可實(shí)現(xiàn)超過(guò)52dB的損耗補(bǔ)償能力，仍能維持低訊號(hào)衰減與高抗干擾特性，對(duì)資料中心與先進(jìn)封裝架構(gòu)尤為關(guān)鍵。聯(lián)發(fā)科專為資料中心應(yīng)用打造的224G SerDes，并完成硅驗(yàn)證（silicon proven），技術(shù)成熟度獲業(yè)界高度關(guān)注。

聯(lián)發(fā)科副董事長(zhǎng)蔡力行表示，非常有信心2026年實(shí)現(xiàn)超過(guò)10億美元的數(shù)據(jù)中心ASIC營(yíng)收，并在2027年達(dá)到數(shù)十億美元。分析師預(yù)測(cè)，聯(lián)發(fā)科這波ASIC營(yíng)收上修，應(yīng)該還是來(lái)自谷歌的TPU訂單。ASIC業(yè)務(wù)已成為聯(lián)發(fā)科第二大營(yíng)收來(lái)源。

所以，從博通、Marvell 到聯(lián)發(fā)科，都在說(shuō)明同一個(gè)結(jié)論：ASIC 設(shè)計(jì)服務(wù)廠商，幾乎無(wú)一不是 SerDes 高手。

英偉達(dá)和AMD芯片巨頭的

Serdes代際演進(jìn)

不僅是ASIC 設(shè)計(jì)服務(wù)廠商，英偉達(dá)與 AMD 這樣的 GPU 巨頭，同樣在持續(xù)強(qiáng)化自身的 SerDes 能力。

以英偉達(dá)為例，其GPU之間的高速互聯(lián)依賴自研的 NVLink。NVLink 的代際演進(jìn)，本質(zhì)上是 SerDes 速率升級(jí)與鏈路規(guī)模擴(kuò)展的雙重推進(jìn)：一方面通過(guò)提升單條 SerDes 的傳輸速率，另一方面通過(guò)增加鏈路數(shù)量和優(yōu)化互聯(lián)拓?fù)洌瑥亩鴮?shí)現(xiàn)系統(tǒng)帶寬的指數(shù)級(jí)提升。從 Ampere 架構(gòu)到 Blackwell 架構(gòu)，NVLink 所依賴的 SerDes 技術(shù)已經(jīng)從 約 56Gbps 級(jí)別演進(jìn)至 224Gbps 級(jí)別，使得單顆 GPU 的互聯(lián)帶寬實(shí)現(xiàn)跨代躍升。這種持續(xù)提升的高速互聯(lián)能力，使 NVLink 成為英偉達(dá) GPU 生態(tài)的重要護(hù)城河，也構(gòu)成了其 AI 集群架構(gòu)的核心優(yōu)勢(shì)。

相比之下，AMD 的 SerDes 技術(shù)演進(jìn)路徑有所不同。AMD 的高速互聯(lián)體系更多圍繞其 Chiplet（芯粒）架構(gòu)與 Infinity Fabric 協(xié)議展開(kāi)，并在整體策略上更傾向于擁抱行業(yè)標(biāo)準(zhǔn)，例如 PCIe 與 CXL 等接口協(xié)議。在 AMD 看來(lái)，僅依賴私有互聯(lián)協(xié)議很難在生態(tài)規(guī)模上與英偉達(dá)抗衡，因此它選擇推動(dòng)更開(kāi)放的互聯(lián)體系。為此，AMD 聯(lián)合博通、微軟、Meta 等公司發(fā)起了 UALink（Ultra Accelerator Link）聯(lián)盟，試圖構(gòu)建一個(gè)面向 AI 加速器互聯(lián)的開(kāi)放標(biāo)準(zhǔn)。

從技術(shù)角度來(lái)看，UALink 的目標(biāo)同樣是構(gòu)建高帶寬 GPU 互聯(lián)，但與 NVLink 的封閉體系不同，它希望依托產(chǎn)業(yè)鏈成熟的 SerDes 技術(shù)與以太網(wǎng)生態(tài)，打造一個(gè)能夠在規(guī)模上挑戰(zhàn)英偉達(dá)互聯(lián)體系的開(kāi)放生態(tài)。

這也說(shuō)明，在 AI 算力競(jìng)爭(zhēng)日益激烈的背景下，SerDes 已經(jīng)不僅僅是芯片中的一個(gè)接口模塊，而是決定整個(gè) AI 計(jì)算平臺(tái)擴(kuò)展能力的關(guān)鍵技術(shù)。

Serdes，也孕育了一幫初創(chuàng)互聯(lián)公司

當(dāng)互聯(lián)成為新的基礎(chǔ)設(shè)施，一批專注于高速連接技術(shù)的公司也隨之崛起。以 Credo、Astera Labs 和 Alphawave Semi 為代表的新興廠商，正試圖在 GPU 與交換芯片之外，建立屬于自己的“互聯(lián)賽道”。

其中，Credo 是近年來(lái)增長(zhǎng)最迅猛的高速互聯(lián)公司之一。2026財(cái)年全年?duì)I收大概率落在約13.23–13.33億美元區(qū)間，整體毛利率約在66%–67% 區(qū)間。已經(jīng)連續(xù)多個(gè)季度實(shí)現(xiàn)三位數(shù)增長(zhǎng)，這不僅顯示出 AI 數(shù)據(jù)中心互聯(lián)市場(chǎng)的爆發(fā)力，也顯示了SerDes /互聯(lián)芯片的毛利率普遍非常高。

不同于博通那種重度依賴 DSP（數(shù)字信號(hào)處理）的方案，Credo的核心競(jìng)爭(zhēng)力在于其模擬前端（Analog Front-end）優(yōu)化。該公司以自研 112G/224G SerDes 技術(shù)為核心，圍繞 Retimer 芯片和 AEC（有源銅纜）構(gòu)建產(chǎn)品體系，主要解決 AI 服務(wù)器內(nèi)部和機(jī)架級(jí)互聯(lián)中的信號(hào)衰減問(wèn)題。AEC（有源電纜）是Credo最成功的商業(yè)化路徑。在 112G/224G 下，普通的銅線（DAC）傳不動(dòng)，光模塊（AOC）又太貴，Credo 的 AEC 通過(guò)在電纜兩端加入 SerDes/DSP 芯片，實(shí)現(xiàn)信號(hào)均衡和重定時(shí)，從而顯著延長(zhǎng)高速鏈路距離并降低誤碼率。

另一家快速崛起的公司是 Astera Labs。Astera Labs 2025 財(cái)年?duì)I收 8.53 億美元，同比增長(zhǎng)115%，全年 GAAP 毛利率 75.7%。與 Credo 更偏“物理鏈路修復(fù)”的策略不同，Astera Labs 的核心定位是 智能連接平臺(tái)。其產(chǎn)品圍繞 PCIe 和 CXL 生態(tài)展開(kāi)，包括 Aries 系列 PCIe/CXL Retimer、Scorpio Fabric Switch 以及 Taurus 智能電纜模塊等。這些產(chǎn)品本質(zhì)上是將 SerDes 和 DSP 技術(shù)與協(xié)議層軟件結(jié)合，使系統(tǒng)能夠在復(fù)雜拓?fù)浣Y(jié)構(gòu)下保持穩(wěn)定的高速通信。隨著 AI 服務(wù)器架構(gòu)從單節(jié)點(diǎn)計(jì)算向 rack-scale 架構(gòu)演進(jìn)，這類“協(xié)議感知型互聯(lián)芯片”需求迅速增加。Astera Labs 的業(yè)績(jī)?cè)鲩L(zhǎng)也非常驚人：公司 2025 年全年?duì)I收達(dá)到 8.53 億美元，同比增長(zhǎng) 115%，顯示出高速互聯(lián)市場(chǎng)的巨大潛力。

Alphawave Semi的商業(yè)模式則更偏向SerDes IP與連接子系統(tǒng)供應(yīng)商。該公司長(zhǎng)期專注于高速 SerDes 與接口 IP 的研發(fā)，并將其封裝為可直接集成到 SoC 或 ASIC 中的連接子系統(tǒng)，例如 224G SerDes、UCIe chiplet 接口以及高速 PHY IP。這使得 Alphawave 能夠向不同的芯片廠商提供高速互聯(lián)能力，而無(wú)需參與整顆芯片設(shè)計(jì)。隨著 Chiplet 架構(gòu)和先進(jìn)封裝逐漸普及，SerDes IP 的需求也在快速增加。值得注意的是，Alphawave 的技術(shù)價(jià)值也吸引了產(chǎn)業(yè)巨頭的關(guān)注，2025 年高通宣布以約24億美元收購(gòu) Alphawave Semi，正是為了加強(qiáng)其在數(shù)據(jù)中心和高速互聯(lián)領(lǐng)域的布局。

Credo 和 Astera Labs 的崛起證明了，在巨頭轉(zhuǎn)身緩慢的縫隙里，誰(shuí)能解決 AI 集群最頭疼的功耗與信號(hào)衰減問(wèn)題，誰(shuí)就能在萬(wàn)億級(jí)市場(chǎng)中切割出屬于自己的肥美領(lǐng)地。

IP“軍火商”的轉(zhuǎn)型

在這場(chǎng)由 AI 驅(qū)動(dòng)的互聯(lián)技術(shù)競(jìng)賽中，變化的不只是芯片公司本身，傳統(tǒng)的 EDA/IP 廠商也正在悄然調(diào)整自身的戰(zhàn)略重心。

一個(gè)典型案例是新思科技（Synopsys）。近年來(lái)，Synopsys逐步弱化自有處理器業(yè)務(wù)，并將資源更多集中在 高速接口與互聯(lián) IP上，例如 SerDes、PCIe、CXL、UCIe 等關(guān)鍵技術(shù)。其出售 ARC 處理器業(yè)務(wù)，某種程度上也反映出一個(gè)趨勢(shì)：隨著 RISC-V 架構(gòu)的快速崛起，通用處理器 IP 正在逐漸“平民化”，越來(lái)越多公司能夠獲得成熟的 CPU 設(shè)計(jì)能力，處理器本身不再是最稀缺的資源。

相比之下，在 Chiplet（芯粒）架構(gòu)逐漸成為主流的背景下，真正變得稀缺的是 高速互聯(lián)技術(shù)。當(dāng)一顆系統(tǒng)級(jí)芯片被拆分為多個(gè) die 時(shí)，芯片內(nèi)部的 die-to-die 互聯(lián)就必須依賴極短距離、超低功耗的 SerDes 技術(shù)。以UCIe為代表的新一代標(biāo)準(zhǔn)，本質(zhì)上正是為 Chiplet 時(shí)代打造的高速互聯(lián)底座。

在這種趨勢(shì)下，EDA/IP 廠商的角色也在發(fā)生變化。它們不再只是傳統(tǒng)意義上的設(shè)計(jì)工具供應(yīng)商，而更像是產(chǎn)業(yè)鏈中的 “技術(shù)軍火商”：通過(guò)提供成熟的 SerDes、PCIe、CXL、UCIe 等接口 IP，讓沒(méi)有深厚模擬電路和高速接口設(shè)計(jì)能力的 ASIC 廠商，也能夠在較短時(shí)間內(nèi)集成先進(jìn)的互聯(lián)能力。

換句話說(shuō)，在 AI 芯片競(jìng)爭(zhēng)愈發(fā)激烈的今天，并不是每一家 ASIC 公司都必須從零開(kāi)始設(shè)計(jì) SerDes。只要購(gòu)買(mǎi)成熟的接口 IP，并結(jié)合先進(jìn)封裝和系統(tǒng)設(shè)計(jì)能力，就可以快速構(gòu)建出具備高帶寬互聯(lián)能力的芯片系統(tǒng)。這種模式大大降低了 AI 芯片設(shè)計(jì)的門(mén)檻，同時(shí)也讓 Synopsys、Cadence 等 IP 廠商在新一輪計(jì)算架構(gòu)變革中獲得了新的增長(zhǎng)空間。

448G已經(jīng)鳴槍，CPO正在合圍

如果說(shuō)224G是當(dāng)前AI數(shù)據(jù)中心互聯(lián)的主流節(jié)點(diǎn)，那么448G SerDes已經(jīng)成為產(chǎn)業(yè)鏈下一階段的競(jìng)爭(zhēng)焦點(diǎn)。

在芯片與互聯(lián)領(lǐng)域，多家廠商正在推進(jìn)448G相關(guān)技術(shù)。Marvell 已展示 448G SerDes IP，并同步演示 256GT/s 的 PCIe 8.0 SerDes，其 ×16 配置理論雙向帶寬可達(dá)到 1TB/s。這些技術(shù)主要面向 AI 交換芯片、GPU直連等高帶寬場(chǎng)景，目前已進(jìn)入工程樣片階段，為未來(lái)量產(chǎn)奠定基礎(chǔ)。

在GPU廠商方面，英偉達(dá)也已明確下一代Rubin平臺(tái)將采用 448G SerDes。配合第六代 NVLink 交換架構(gòu)，單 GPU 的互聯(lián)帶寬預(yù)計(jì)可達(dá)到 3.6TB/s，而在 72 GPU 的 NVLink 域中，總帶寬可擴(kuò)展至 260TB/s。這類架構(gòu)意味著 GPU 集群將能夠在更大規(guī)模上進(jìn)行算力調(diào)度，而448G SerDes正是支撐這一帶寬躍遷的關(guān)鍵技術(shù)。

當(dāng)速率邁向 448G，電信號(hào)在傳統(tǒng)銅線中的傳輸已觸及物理極限，“光進(jìn)銅退”不再是預(yù)言，而是架構(gòu)級(jí)的必然選擇。

SerDes將是CPO 的起點(diǎn)。CPO（光電共封）的本質(zhì)是將原本在板級(jí)長(zhǎng)距離傳輸?shù)碾娦盘?hào)，盡可能提前轉(zhuǎn)化為光信號(hào)。光學(xué)引擎離芯片越近，預(yù)留給電鏈路的裕量就越小。這就對(duì) SerDes 的抖動(dòng)、線性度及誤碼率提出了近乎苛刻的要求。

CPO 絕非簡(jiǎn)單的以光替電，而是一場(chǎng)涵蓋激光源集成（如博通推崇的 ELS 外置方案）、熱設(shè)計(jì)、封裝耦合與良率的復(fù)雜系統(tǒng)工程。SerDes 能力越強(qiáng)，電路徑越短，系統(tǒng)裕量就越可控。 這種“以強(qiáng)制弱”的能力，正是博通與 Marvell 能在 CPO 領(lǐng)域保持絕對(duì)領(lǐng)先的底層邏輯。

站在產(chǎn)業(yè)鏈的視角來(lái)看，無(wú)論是448G的實(shí)現(xiàn)還是CPO的商用，都在倒逼整個(gè)互聯(lián)生態(tài)進(jìn)行配套升級(jí)。448G PAM4 信號(hào)的驗(yàn)證難度遠(yuǎn)高于上一代技術(shù)，對(duì)信號(hào)完整性、誤碼率以及通道建模提出了更嚴(yán)格要求。因此，測(cè)試測(cè)量廠商也開(kāi)始布局完整的448G驗(yàn)證體系。例如 Keysight、Anritsu、Tektronix 和 Teledyne LeCroy等廠商都推出了面向448G PAM4的全鏈路測(cè)試方案，覆蓋發(fā)射機(jī)SNDR、RLM、信道S參數(shù)以及誤碼率等關(guān)鍵指標(biāo)。其中，安立還與鴻騰精密合作完成了 448G Twinax線纜的信號(hào)完整性驗(yàn)證，進(jìn)一步完善了高速互聯(lián)的測(cè)試生態(tài)。

從更宏觀的角度來(lái)看，448G不僅是一次SerDes速率升級(jí)，更是整個(gè)AI互聯(lián)體系的下一代技術(shù)基石。當(dāng)模型規(guī)模繼續(xù)擴(kuò)大、GPU集群規(guī)模不斷增長(zhǎng)時(shí)，只有不斷提升SerDes速率并優(yōu)化互聯(lián)架構(gòu)，才能支撐未來(lái)AI算力系統(tǒng)的帶寬需求。

小結(jié)

某種意義上說(shuō)，AI算力革命的背后，其實(shí)是一場(chǎng)高速互聯(lián)革命。AI時(shí)代，算力決定上限，而SerDes決定規(guī)模。

*免責(zé)聲明：本文由作者原創(chuàng)。文章內(nèi)容系作者個(gè)人觀點(diǎn)，半導(dǎo)體行業(yè)觀察轉(zhuǎn)載僅為了傳達(dá)一種不同的觀點(diǎn)，不代表半導(dǎo)體行業(yè)觀察對(duì)該觀點(diǎn)贊同或支持，如果有任何異議，歡迎聯(lián)系半導(dǎo)體行業(yè)觀察。

今天是《半導(dǎo)體行業(yè)觀察》為您分享的第4342內(nèi)容，歡迎關(guān)注。

加星標(biāo)??第一時(shí)間看推送

求推薦