基于埋入式電源軌與微硅通孔的背面電源配送網絡架構建模研究

論文信息：

M. O. Hossen, B. Chava, G. Van der Plas, E. Beyne and M. S. Bakir, Power Delivery Network (PDN) Modeling for Backside-PDN Configurations With Buried Power Rails and μ TSVs, in IEEE Transactions on Electron Devices, vol. 67, no. 1, pp. 11-17, Jan. 2020

論文鏈接：

doi: 10.1109/TED.2019.2954301.

Part.1

研究背景

多功能芯片的模塊化異質集成技術正受到業界越來越多的關注，該技術可將多款功能芯片集成至單個封裝中，例如將高帶寬存儲器與圖形處理器、現場可編程門陣列與服務器處理器、高性能圖形處理器與通用中央處理器等進行集成。具體而言，器件工藝微縮帶來了諸多挑戰：隨著先進工藝節點的推進，傳統金屬層與金屬層間通孔的電阻率和電阻值急劇上升，而電源配送網絡的噪聲容限要求卻愈發嚴苛；此外，各類計算模塊的功耗也大幅增加。背面電源配送網絡架構試圖通過將片上電源配送網絡與傳統的后端金屬化層分離，來解決上述部分挑戰。基于現有的電源配送網絡建模技術，本文開發了一套分析背面電源配送網絡架構中電源噪聲的框架，并通過該框架將背面電源配送網絡與傳統的正面后端金屬化電源配送網絡進行基準對比，明確該方案的獨特優勢與局限性。

Part.2

研究內容

圖 1 展示了芯片在封裝中的布局，以及芯片上包含電源輸入輸出端口和電源配送網絡的詳細區域，同時呈現了本文所研究的背面電源配送網絡架構。

圖 1 傳統正面電源配送網絡架構與背面電源配送網絡架構的芯片布局及金屬層配置

本研究的建模中包含三個獨立的電源配送網絡域：片上、封裝和板級電源配送網絡。圖 2 為片上電源配送網絡的結構示意圖，其中傳統后端金屬化層中的電源配送網絡為交錯式結構，而背面電源配送網絡則是類網狀結構。

圖 2 （a）傳統交錯式后端金屬化電源配送網絡的片上結構；（b）網狀背面電源配送網絡的片上結構

本部分展示兩種架構下的電源噪聲分析結果，分析中暫未納入金屬 - 絕緣體 - 金屬電容的影響。本研究采用 400 皮秒上升沿的階躍響應，分析兩種架構下的同時開關噪聲，圖 3 總結了分析結果，并對比了背面電源配送網絡相對傳統正面架構在各噪聲壓降上的優化效果。

圖 3 均勻功率分布圖下的電源噪聲結果

先進工藝節點（如 7 納米和 3 納米）因集成密度更高，功耗會顯著增加，本研究模擬了此類高要求的微尺度功率分布，如圖 4（a） 所示。為模擬更貼近實際的場景，在首個熱點區域周圍增設四個熱點區域，芯片總功耗達到 1.5 瓦，該場景對應多個核心或計算模塊并行工作的情況，仿真結果如圖 4（b） 所示。本研究還分析了總功耗 18.6 瓦的五個熱點場景，該場景結合了均勻功率分布和高密度熱點功率分布的特征，結果如圖 4（c） 所示。

圖 4 （a）含五個相鄰熱點區域的功率分布圖；（b）無背景功耗的熱點功率分布圖下的電源噪聲結果；（c）含 17.1 瓦均勻背景功耗的熱點功率分布圖下的電源噪聲結果

以帶埋入式電源軌的背面電源配送網絡的紅外壓降為基準，對各架構的峰值紅外壓降進行歸一化處理，結果顯示該架構的各項指標均實現了至少四倍的優化。圖 5 為兩種架構物理設計提取的紅外壓降結果，物理設計結果表明，背面電源配送網絡的芯片核心區域利用率更高。

圖 5 不同電源配送網絡架構的物理設計結果

本文中，背面電源配送網絡的封裝 - 芯片互連間距設定為 40 微米，傳統后端金屬化電源配送網絡為 140 微米。圖 6 分析了兩種架構在不同互連間距下的性能，結果為各版本的最大瞬態電感壓降噪聲。

圖 6 不同封裝 - 芯片凸點間距下的峰值紅外壓降對比

本研究通過改變輸入電流負載的上升沿，分析階躍響應特性，采用前文的均勻功率分布圖，上升沿的掃描范圍為 200 皮秒至 1 納秒，圖 7 為分析結果，同時還給出了傳統后端金屬化電源配送網絡在 1 納秒上升沿下的階躍響應結果作為參考。結果符合預期，隨著上升沿的增加，背面架構的電源噪聲逐漸降低。

圖 7 上升沿變化對背面電源配送網絡架構階躍響應的影響（紅線為傳統后端金屬化電源配送網絡在 1 納秒上升沿下的階躍響應結果）

本文此前的分析均未納入金屬 - 絕緣體 - 金屬電容，本部分研究其密度對電源噪聲的影響，結果如圖 8（a） 所示。圖 8（a） 的內嵌圖展示了 50 納法 / 平方毫米電容密度下的噪聲曲線，該曲線可代表電容密度高于 10 納法 / 平方毫米時的噪聲特征。本研究還采用不同的輸入激勵開展電源噪聲分析，選取頻率 1 吉赫的輸入脈沖，上升沿 400 皮秒、導通時間 200 皮秒、下降沿 400 皮秒，分析了 0.5、5、50 納法 / 平方毫米三種電容密度下的性能，結果如圖 8（b） 所示。顯然，隨著芯片上金屬 - 絕緣體 - 金屬電容密度的增加，電源噪聲及噪聲波動均顯著降低。

圖 8 （a）不同金屬 - 絕緣體 - 金屬電容密度下的階躍響應結果；（b）1 吉赫脈沖輸入下的電源噪聲結果

Part.3

研究總結

本文提出背面電源配送網絡架構的建模框架，該架構通過硅片雙面工藝分離電源與信號網絡，結合釕基材料實現了電源電壓性能的顯著優化。經均勻與非均勻功率分布仿真驗證，其電源噪聲較傳統架構降低四倍以上；基于 RISC-V 架構的物理設計則證實，該架構面積利用率提升 25%~30%，且任意封裝 - 芯片凸點間距下性能均至少提升兩倍，凸點間距微縮也對電源噪聲優化有益。該架構還支持更快開關速度，400 皮秒上升沿下的噪聲表現與傳統架構 1 納秒時相當，金屬 - 絕緣體 - 金屬電容密度超 5 納法 / 平方毫米后雖不再優化首次壓降噪聲，但能降低高頻紋波。此外，其介質鍵合層未帶來明顯熱特性劣化，整體在電源完整性、面積利用率等方面優勢顯著，是適配先進工藝節點的高性能方案，為異構集成系統電源設計提供了新的技術支撐。

Hossen 等 - 2020 - Power delivery network (PDN) modeling for backside-PDN configurations with buried power rails and $.pdf

歡迎關注公眾號 “芯片散熱”