芯片復雜度提升，測試架構如何進化？

背景

隨著半導體制程技術向 2nm 節點逼近，單純依賴電子互連已難以平衡超大規模算力集群與嚴苛功耗控制之間的矛盾。在 2025 年至 2026 年的行業周期內，人工智能（AI）大模型的訓練需求正驅動數據中心向百萬級 GPU 規模的“AI 工廠”演進，這使得機架間（Inter-rack）及芯片間的高速通信面臨嚴重的帶寬與散熱瓶頸。

為了突破電互連的物理極限，共封裝光學（CPO, Co-packaged Optics） 已成為半導體行業公認的戰略級演進方向。特別是在英偉達（NVIDIA）宣布在其下一代高速互連架構中深度引入 CPO 技術后[1]，該領域已從實驗室研究迅速轉化為產業共識。CPO 通過將光引擎與計算 ASIC 共同封裝，顯著縮短了電信號傳輸路徑，實現了跨越式的性能提升：其能量消耗僅為傳統可插拔光模塊的 1/3.5，并顯著提升信號完整性與系統可靠性。通過這種深度集成，在降低電損耗的同時使 GPU 集群的計算利用率提升了 20% 以上。

然而，這種高度集成的光電融合架構也為測試帶來了“黑盒挑戰”。傳統的以硬件為中心（Hardware-centric）、單一功能的測試設備由于布線冗余和數據流孤島，已無法適應這種需要實時反饋、高集成度的驗證環境。這種從物理鏈路瓶頸到測量復雜度劇增的轉變，迫切需要一種能夠隨應用場景靈活演進的數字化可重構測試架構。

可重構測試測量解決方案

面對 CPO 和異質集成帶來的復雜度壓力，Liquid Instruments 開發的 Moku 平臺通過“可重構硬件+軟件定義儀器”架構實現了測試范式的飛躍。該平臺利用高性能 FPGA 的實時處理能力，將示波器、鎖相放大器、頻譜分析儀及 PID 控制器等 16 種以上精密儀器整合于單一硬件內核中，極大地壓縮了測試系統的物理足跡。

FPGA 的部分重構能力使得用戶能夠構建低延遲、定制的測試配置，簡化布線并減少信號損耗。相比傳統固定功能儀器，可重構平臺兼具高性能、靈活性與實時閉環能力，支持快速搭建與動態重構，并通過多儀器、多通道并行測試降低成本，提升自動化水平與測試效率。同時，其可升級、可擴展特性使系統能隨需求迭代靈活調整測試測量方案。這種架構的核心優勢在于其數字化互連能力，Moku:Delta利用內部高達 160 Gb/s 的數字總線，使信號在不同儀器槽位間流轉時無需經過外部物理電纜，從而徹底消除了由外部線纜引入的相位偏移，噪聲與寄生效應。此外，其專利的混合 ADC 采樣技術通過數字化混合高采樣率與高分辨率通道，為表征半導體器件中的 1/f 閃爍噪聲及微弱光電信號提供了極其純凈的信號底噪。

當這種平臺化的靈活性被引入具體的研發流程時，復雜的系統調優便從繁瑣的硬件堆疊轉變為敏捷的算法迭代，這在英特爾實驗室（Intel Labs）的硅光研究中得到了印證。

設計開發：硅光芯片集成控制維度上升后，自動化閉環調控不可或缺

當控制維度持續增加時，測試系統本身必須具備動態重構與自動化閉環能力，才能匹配器件復雜度的增長。

在英特爾實驗室進行的硅基光電異質集成技術研究中，為片上多個相位調制器（Phase Tuner）尋找最優偏置條件，是實現最佳系統表現的關鍵步驟。相位調制器的性能直接決定了光系統的干涉特性，但由于半導體制造過程中的工藝波動（Manufacturing Variations），每個調制器的半波電壓（V_{\pi}）偏置點都存在細微差異。尋找最優偏置點不僅是為了參考校準，更是為了在開啟和關閉狀態之間維持良好的消光比（Extinction Ratio），并確保調制精度以最小化調制誤差。

這類尋優任務通常需要通過多維掃描與復雜的測試流程來完成。然而，隨著系統參數調節維度的增加，傳統腳本的復雜程度與計算時間呈指數級增長，嚴重影響驗證效率。傳統解決方案一般依賴于由多個“單一固定功能”的臺式儀器（如鎖相放大器、PID 控制器等）堆疊組合，由于被測樣品集成度高，傳統方案布線復雜、占用空間巨大，且缺少直觀的顯示界面，不利于團隊協作與快速上手。

在英特爾實驗室看來，這類任務里真正決定效率的不再是單個儀器的標稱精度，而是系統層面的三個關鍵能力：

• 信號并行處理能力：支持同時運行多個關鍵測試環節，以縮短掃描迭代時間；

• 信號全階段可視化：直觀的路徑顯示讓調參與驗證過程清晰可見，降低學習成本；

• 系統配置可復用：將復雜的測量配置簡化為可一鍵加載的操作，降低團隊復現成本。

研究團隊最終轉向了基于 FPGA 的 Moku 高性能測試測量平臺。通過多儀器并行模式 (Multi-Instrument Mode)，團隊在一個硬件平臺上同時運行了兩個鎖相放大器與兩個 PID 控制器[2]。高精度 ADC 確保了被測信號的還原度和高分辨率，在顯著減少系統占地的同時，依賴內部無損數字互連消除了物理布線帶來的干擾。

實施效果：借助圖形化顯示界面，團隊得以直觀地捕獲信號的傳遞特性。英特爾實驗室的光電研究科學家 Guan-lin Su 博士指出：“在使用多維掃描時，通常需要數百個步驟來進行收斂，而 Moku 幫助我們在幾次迭代中就能完成這項工作。” Moku 的單一設備集成方案不僅使實驗設置變得更快、更高效，其保存/加載配置的功能也極大地提升了團隊間的協作效率。

圖 1：Moku多儀器并行模式配置：同時運行多個鎖相放大器和PID控制器

量產制造：復雜背景下，解決方案滿足多樣化和特定化的測試需求

真正的效率提升來自“方案可變性”，而非某一種固定技術。

Intel 的案例證明了 Moku 在系統研發中的閉環調控通量，而 AMD 的實踐則進一步揭示了它在失效分析及量產檢測這一極限信號環境下的微弱信號探測及恢復能力。

在失效分析（Failure Analysis）與量產制造階段，AMD 展示了如何利用 Moku 平臺的靈活性解決激光探測技術中的復雜瓶頸[3]。以晶圓缺陷檢測為例，最大的挑戰在于如何在復雜背景噪聲下提取極其微弱的故障信號，這要求測試系統同時兼顧掃描效率與信噪比，并能快速切換不同的測試方案。

傳統的激光探測方案受制于設備商之間的技術壁壘，缺乏定制能力。AMD 團隊采用了可重構 FPGA 平臺 Moku，將其既作為測試儀器，也作為可編程的信號處理架構：

• 多維映射方案切換：在頻域映射（FM）條件下，鎖相放大器提供穩定的解調能力，適合快速掃描。而在復雜信號背景條件下，團隊則切換至雙 Boxcar 平均器，通過門控窗口提取目標信號時域分量。實驗證明，Boxcar 模式在高平均次數下仍能保持高掃描速率，且得到的頻域結果比傳統方法更為豐富。

• 內部處理鏈路優化：團隊在 FPGA 內部署了實時移動平均濾波器 。相比外接信號，基于內部低延遲互連構建的處理鏈路不額外引入噪聲和傳遞失真。該濾波器算法在 312.5 MHz 時鐘下運行，延遲僅為 224 ns，使信噪比（SNR）獲得了約 16 倍的提升。

圖 2：雙Boxcar平均器得到的頻域結果更為豐富

AI 賦能的信號重構：面對極限背景檢測條件，Moku 基于 FPGA 的可重構架構支持將預訓練的神經網絡模型（如四層自動編碼器 Autoencoder）直接作為在線處理模塊部署到信號鏈路中。在滿足實時性和算力資源的前提下，該系統實現了對目標信號的特征恢復與深度降噪，使得團隊可以在不增加額外測量次數的前提下，提升缺陷判定的穩定性并改善整體測試效率。

這種將 AI 推理與精密測量深度融合的思路，不僅可拓展至更復雜的光學以及半導體故障定位技術，也為更廣泛的失效分析與測試方法提供了新的實現路徑。Moku 平臺的功能不僅限于可重構儀器，更可作為滿足多樣化、特定化需求的定制化信號處理核心，持續推動測試測量領域的創新。

圖 3：Moku 四層神經網絡

結語：當器件復雜度提升，測試架構必須同步進化

隨著硅光電集成和先進制造推動器件向更高集成度邁進，精準測控、實時反饋與動態調控能力已成為半導體企業的核心競爭要素。在上述案例中，我們清晰地看到了行業共同的演進趨勢：測試系統不再依賴單一功能儀器的簡單疊加，而是向系統層面的即時可重構能力跨越。

這種“可重構硬件+軟件定義”的測試架構，正在成為高集成度芯片驗證的重要方向。在這些前沿實踐中，Liquid Instruments 基于 FPGA 開發的 Moku 平臺提供了堅實的底座。利用 FPGA 強大的實時數字信號處理能力結合高速 ADC/DAC，Moku 實現了多儀器并行運行、實時信號處理以及內部數字互連。無論是在硅光芯片多維控制的并行優化，還是在量產階段復雜背景下的信號提取，測試能力均能根據任務需求動態重構，并在同一硬件平臺內完成采集、處理與反饋閉環。

Moku 單一平臺內置多達 16+ 種儀器功能（如信號發生器、示波器、鎖相放大器、PID 控制器等），具備 5 GSa/s 的采樣速率以及高達 80 Gbps 的持續數據流輸出能力。它支持多通道同步采集、實時信號處理與閉環反饋控制，大幅減少了多設備拼接帶來的時序誤差與系統復雜度。此外，單臺Moku設備支持最多 8 個儀器槽位同時并行測試多個 DUT ，顯著提升了測試速度，并從根本上降低了測試功能切換成本、布線難度及機架空間開銷。面對 AI 與 CPO 時代，Moku 正在重新定義半導體測試的效率上限。

觀展邀請

Liquid Instruments 將攜 Moku:Go、Moku:Lab、Moku:Pro、Moku:Delta 全系列產品亮相慕尼黑上海光博會，展位號.5702。展會同期，3月18日14:25，Liquid Instruments 首席執行官 Daniel Shaddock 將在“產業協同通信升級論壇”演講并接受專訪，分享公司在 AI 與測試測量硬件融合的最新突破成果。誠邀您蒞臨交流，共探 AI 協同智能測試新方向！

參考資料

1.NVIDIA, "Scaling AI Factories with Co-packaged Optics," 2025.

2.G. -L. Su, R. Kumar, D. Huang, D. Gold, R. Jones and H. Rong, "Heterogeneously Integrated III-V/Silicon C-Band Tunable Lasers on 300-mm Silicon Photonic Wafers," in IEEE Photonics Technology Letters, vol. 37, no. 20, pp. 1177-1180, 15 Oct.15, 2025

3.Zhi Hao Ko, Amitesh Kumar, Jobin Thomas Valliyakalayil; November 16–20, 2025. "Laser Probe Techniques withAdaptive FPGA Device." Proceedings of the ISTFA 2025. ISTFA 2025: Conference Proceedings from the 51stInternational Symposium for Testing and Failure Analysis. Pasadena, California, USA. (pp. pp. 129-135). ASM.

(本文封面由AI生成)

*免責聲明：本文由作者原創。文章內容系作者個人觀點，半導體行業觀察轉載僅為了傳達一種不同的觀點，不代表半導體行業觀察對該觀點贊同或支持，如果有任何異議，歡迎聯系半導體行業觀察。

今天是《半導體行業觀察》為您分享的第4340內容，歡迎關注。

加星標??第一時間看推送

求推薦