2025“中國芯”大會：先進封裝技術挑戰、路徑與協同生態全景洞察

2025年“中國芯”集成電路產業促進大會暨第二十屆“中國芯”優秀產品征集結果發布儀式，于11月13-14日在橫琴天沐琴臺會議中心隆重舉行。

在分論壇“先進封裝技術發展論壇”上，國內外半導體封測行業優秀從業人員和專家學者齊聚一堂，共同探討先進封測技術的發展趨勢、技術挑戰與機遇。

該論壇由中國電子信息產業發展研究院集成電路研究所王若達主持。

圖： 中國電科58所首席科學家、中國半導體行業協會封測分會輪值理事長 于宗光

中國電科58所首席科學家、中國半導體行業協會封測分會輪值理事長于宗光先生開場致辭時表示，中國先進封裝技術已取得顯著進展，在全球封裝產業中占據重要地位。先進封測是中國半導體產業發展的未來方向，中國正從技術跟跑、并跑逐步邁向部分領域領跑，在全球封測產業格局中占據重要地位。

Chiplet成為解決算力的重要手段

華天科技（江蘇）有限公司技術專家魏巍指出，隨著AI時代全面到來，全球數據量預計將激增百倍，而傳統算力增長模式已難以滿足指數級擴張的計算需求。在此背景下，先進封裝技術通過系統級集成創新成為突破算力瓶頸的核心路徑，其中Chiplet封裝技術憑借模塊化設計優勢，成為推動算力躍遷的典型代表。

圖：華天科技（江蘇）有限公司技術專家魏巍

魏總表示，當前，Chiplet技術的產業實踐以臺積電CoWoS封裝平臺為標桿。該技術通過Interposer實現多芯片的高密度三維互連，在2.5D封裝架構下將互連密度提升，同時將信號傳輸延遲降低，為AI大模型訓練、超算等高算力場景提供了關鍵支撐。

總體而言，Chiplet+2.5D/3D封裝的芯片目前大多是高算力需求的場景，如服務器芯片，GPU/AI加速器，高緩存/內存帶寬等領域。

全產業鏈協同：AI時代的必然選擇

江蘇中科智芯集成科技有限公司董事、副總經理黃濤表示，AI技術的爆發式增長催生了海量數據與復雜計算需求，從云端訓練到邊緣推理，從自動駕駛到智能終端，系統級性能提升需跨越設計、制造、封裝、應用全鏈條。

圖：江蘇中科智芯集成科技有限公司董事、副總經理黃濤

黃總表示，異構集成正引領系統架構的深度重構。借助Chiplet技術，先進封裝能夠將處于不同工藝節點、具備不同功能的芯片模塊，像CPU、GPU、AI加速器以及存儲器等，集成于同一個封裝體之中，進而構建出系統級封裝。以臺積電的CoWoS技術為例，其巧妙運用硅中介層達成了多芯片間的高密度互連。

2.5D封裝技術發展路徑

蘇州銳杰微科技集團有限公司集團CMO李衛東表示，先進計算的泛在化需求正推動高性能芯片市場快速增長，這一趨勢源于技術迭代加速、應用場景裂變與生態重構深化的共同作用。高性能芯片發展當下面臨存儲墻、光罩墻等問題。

圖：蘇州銳杰微科技集團有限公司集團CMO李衛東

李總指出2.5D封裝技術發展路徑：存力和運力技術同步發展；互聯技術-電算光傳，各層級的帶寬密度和互聯密度持續提升；異構集成多樣化的中介層滿足HBD性能成本需求；eDTC電容技術-顯著改善PDN網絡的PI特性；基板技術-滿足大尺寸結構強度和性能增長需求；熱管理技術，滿足熱功率密度持續增長。

數據與機制雙輪驅動：革新先進封裝材料研發

在當前先進封裝技術加速向2.5D/3D集成與異構集成方向演進的背景下，封裝材料（如底部填充膠、臨時鍵合膠、光敏聚酰亞胺等）的性能要求正呈現指數級提升。然而，傳統材料研發模式仍高度依賴“試錯法”，研發周期通常長達5至10年，且成本居高不下。

圖：深圳先進電子材料國際創新研究院博士趙超

深圳先進電子材料國際創新研究院趙超博士介紹，我院已構建起一套數據驅動的封裝材料創制體系。該體系通過整合本地專有數據庫，建立從配方設計、工藝參數到材料性能的AI預測模型，形成“數據 — 垂直領域模型 — 配方工藝性能預測 — 自動化實驗 — 應用驗證 — 數據”的完整閉環研發流程，從而顯著縮短研發周期。該方法尤其適用于數據積累較為充分、配方與工藝迭代頻繁的研發場景。

針對數據基礎薄弱的研發場景，我們提出了機制驅動的研發路徑。該路徑聚焦于界面失效等關鍵科學問題，致力于從根源上闡明其物理機制。以光敏聚酰亞胺（PSPI）與銅的界面失效為例，我們通過引入機器學習力場等先進計算方法，在原子尺度上揭示了失效過程的微觀機理，為系統提升界面可靠性提供了理論依據與設計指導。此路徑尤其適用于數據稀缺、實驗周期長的前沿領域。

2.5D/3D先進封裝技術發展路徑

珠海天成先進半導體科技有限公司研發部部長武洋表示，當下三維異構集成已成為半導體領域的發展趨勢，其中2.5D/3D先進封裝技術是實現Chiplet的關鍵途徑。

臺積電的CoWoS技術是2.5D/3D先進封裝技術的代表，是實現Chiplet的關鍵途徑之一。臺積電根據封裝結構和工藝的不同，將CoWoS技術分為CoWoS-S、CoWoS-R、CoWoS-L三大分支，針對不同需求進行優化。

圖：珠海天成先進半導體科技有限公司研發部部長武洋

武洋部長介紹，先進封裝關鍵技術——超窄間距低溫混合鍵合。該技術能夠在低溫環境下，同時實現銅與銅焊盤以及電介質與電介質區域的鍵合。相較于傳統的微凸點熱壓鍵合工藝，此技術能有效規避因互連微凸點尺寸減小而引發的可靠性問題，例如電遷移、焊接孔洞、焊接橋連等。而且，它還能進一步降低信號延遲，將凸點互連密度提升。

這項技術具備諸多優勢：具備更高的電流負載能力；擁有更高的I/O互連密度；可實現可擴展的間距小于10μm；采用超低溫互連方式，能有效減少熱損傷；具備更優異的可靠性。

光電合封的面臨的挑戰

深圳中興微電子有限公司先進封裝技術總監張闊表示，光電共封持續演進，LPO/NPO/CPO多種形態共存。CPO是未來102.4T及帶寬更高芯片的最終應用形態，但和硅光技術、封裝技術以及IP的演進強相關，在短期內無法全面替代傳統可插拔光模塊，預計CPO在2026-2027會開始規模上量。

圖：深圳中興微電子有限公司先進封裝技術總監張闊

張總強調，TSMC演進路徑本質上是持續不斷的拉近OE與ASIC互聯的距離，提高芯片集成度。當下光電共封產業協同面臨多重挑戰:光電共封裝研發投入高，技術尚未成熟，需持續進行投入，以保持技術演進；光電共封裝涉及產業鏈長，包括設計、材料、封裝、EDA等多個環節，需要光電設計&工藝密切協同配合；光電封裝缺乏統一的標準，多種技術互不兼容，導致光電共封裝投入大。

封裝技術挑戰、路徑與協同生態構建

上海燧原科技股份有限公司封裝業務資深總監尹鵬躍對當前封裝技術的挑戰與機遇展開了深度剖析。

圖：上海燧原科技股份有限公司封裝業務資深總監尹鵬躍

尹總指出，當下封裝技術的核心在于深化2.5D與異構集成技術的發展。然而，這一進程面臨著諸多挑戰：超大中介層在制造、散熱以及測試環節困難重重，且產品良率難以得到有效保障。

為應對這些挑戰，尹總給出了發展路徑：一是大力發展背面供電技術，并提前布局共封裝光學，將光引擎引入封裝內部，以此攻克數據中心面臨的“功耗墻”與“互聯墻”難題。

此外，尹總還強調構建協同創新新生態的重要性，并提出了三方面建議：其一，與封裝廠、設備商、EDA廠商建立戰略協同關系，從系統需求出發開展聯合設計與開發，摒棄簡單的代工模式；其二，加速開放與統一進程，呼吁盡快制定開放的Chiplet互連標準（如UCIe）以及測試規范，降低異構集成的門檻，避免行業出現碎片化內耗，共同營造繁榮的產業生態；其三，建議重點關注并支持基礎材料、核心裝備、EDA工具等產業“地基”技術，集中資源攻克共性技術難題。

三維堆疊技術它摒棄了傳統二維平面布局的局限，憑借垂直堆疊芯片層這一精妙手法，如同搭建起一座穩固且精巧的立體高樓。在有限的封裝體積內實現了功能的最大化集成。這種突破二維平面“枷鎖”的創舉，為芯片集成開辟出一片更為廣闊的“立體空間”，讓芯片在性能提升、功能拓展等方面擁有了無限可能，成為推動半導體技術邁向新高度的關鍵力量。