沒有國產替代，EDA需“自主可控”突圍

如何才能翻越EDA三大巨頭，實現國產EDA產業的高速發展和自主可控？

這是近二十年來，眾多EDA從業者一直在思考的問題。在近期的ICCAD-Expo 2025上，芯師爺在與眾多行業資深人士溝通時了解到，國產EDA從業者并不期待于國產替代，甚至在許多人看來，EDA這個產業并不存在“國產替代”的概念，想要實現對海外三大巨頭的超越，跟隨策略意義不大，在新的產業機遇中尋找突破點才是正解。

在先進封裝、超節點、RISC-V等領域，國產EDA距離海外三大廠商并不算太遠，結合當前國內產業發展情況比較容易實現追趕。

硅芯科技創始人兼首席科學家趙毅博士在接受芯師爺等媒體采訪時坦言，“過去做國產EDA很難，但如今我們恰好趕上了行業換代的關鍵窗口——芯片設計正從單Die向多Die、從傳統封裝向2.5D/3D先進封裝演進。這個新范式帶來了全新的設計需求，而這些需求恰恰是我們十多年來持續打磨的方向。”

圖源 | 硅芯科技官方微信公眾號

1

先進封裝與 EDA 的碰撞

技術變革與新需求

這兩年先進封裝非常火熱，主要的推動因素有以下兩點：

一方面，過去幾十年，單芯片通過尖端制程和大芯片設計追求性能提升，但如今已面臨性價比低、物理極限等瓶頸。而先進封裝通過多芯片堆疊，實現了算力密度的跨越式提升，同時打破了傳統單芯片的技術壁壘。另一方面，地緣政治因素也讓先進封裝成為國內突破 "卡脖子" 困境的關鍵路徑。當前主流的堆疊方向可分為橫向（2.5D）與縱向（3D）。

在ICCAD-Expo 2025的峰會演講中，趙毅提到，無論是 CPU、GPU、AI 芯片還是 RISC-V 芯片，多芯片堆疊已成為行業共識，其核心優勢不僅在于產品組合的靈活性，更在于支持硅光等新型技術的集成應用，為異構異質集成提供了可能。

在先進封裝的發展下，傳統EDA工具的設計邏輯和應用場景被徹底重構，催生出全新的技術需求和工具板塊。趙毅舉了個例子，國產Interposer已能做到對標CoWoS的0.4微米線寬線距，但工程師在實際設計中，真能用到這個極限嗎？沒有適配的EDA算法支撐，再先進的工藝也難以發揮價值。無論是布線密度、缺陷建模、熱電耦合仿真，還是多Die測試驗證，都對EDA提出了全新挑戰。

圖源 | 硅芯科技官方微信公眾號

趙毅表示，“先進封裝所需的EDA，和傳統單芯片EDA有著較大的差異。”堆疊芯片的設計不是簡單把幾個GDS拼在一起；它需要跨Die的架構協同、跨層級的物理驗證、異構集成的仿真建模……這些都要求EDA工具從底層重構。

變革主要體現在以下幾個方面：

• 第一，跨維度、跨工藝的算法革新。先進封裝的多芯片堆疊涉及跨垂直緯度、跨 Die 的鏈路設計，即使是微小的互聯點，也需要適配不同堆疊方式的專屬算法。同時，不同的互聯工藝、鍵合工藝、規模工藝，都要求 EDA 工具具備全新的布局布線算法。

• 第二，跨層級協同與仿真前移。多芯片堆疊的仿真面臨兩大核心挑戰：跨工藝與跨層級。這要求仿真工具不僅能實現多層級協同仿真，更要推動 "仿真前移"—— 打破傳統單芯片 "先設計、后仿真" 的模式，通過設計與仿真的協同，將仿真環節融入早期設計流程，大幅縮短迭代周期。

• 第三，DFT架構的全面重構。單個Die的微小缺陷可能導致整堆芯片失效，因此必須重構DFT（可測試性設計）架構 —— 不僅底層缺陷類型、電路生成方式不同，測試范式也需革新（例如堆疊前的 Die 級測試至今仍是行業難題）。這要求EDA工具從缺陷建模、測試流程設計到冗余自修復機制，提供全流程解決方案。

• 第四，系統級協同與特殊規則適配。多芯片混合堆疊需要實現系統級 LVS（版圖與 schematic 一致性檢查），同時針對先進封裝的特殊工藝規則，開發專屬的驗證引擎。此外，驗證環節需打破 "IC 設計與封裝設計分離" 的傳統模式，實現跨環節的協同驗證。

• 第五，場景化適配與協同優化。多芯片混合集成的架構設計面臨兩大路徑選擇："拿來主義"（集成第三方已封裝好的 Die）與 "劃分重組"（自主選擇 Chiplet 工藝、類型，實現數字 / 模擬 / 射頻等異構集成）。無論哪種路徑，EDA 工具都必須深度適配工藝特性與堆疊場景，不僅要關注 D2D 互聯性能，更要參與 Chiplet IO 分布、布線資源規劃等前端設計環節。

2

硅芯科技的解決方案

趙毅自2008年起便投身于2.5D/3D堆疊芯片設計方法研究，是世界最早期研究前沿芯片架構設計方法的研究團隊之一，并在堆疊芯片EDA后端布局、布線、可測試、可靠性等方面均有世界領先成果。

針對先進封裝帶來的設計范式變革，硅芯推出了3Sheng平臺——深度適配2.5D/3D 堆疊工藝、覆蓋異構異質集成場景的全流程 EDA 平臺。

圖源 | 硅芯科技官方微信公眾號

該平臺有以下幾個特性：①統一平臺架構：打破傳統 IC 設計與封裝設計的割裂，實現從架構探索、物理實現、仿真驗證到測試的全流程協同；②工藝深度適配：支持主流 Bump、鍵合工藝等先進封裝技術，已與多家工藝廠家完成適配，覆蓋 "拿來主義" 與 "劃分重組" 等不同應用場景；③全鏈路工具鏈：包含架構設計探索（支持跨工藝 / 跨層級分析、布線資源預規劃）、物理實現（適配 2.5D/3D 不同堆疊方式的布局布線算法）、多層級協同仿真（支持 Chiplet→PCB 全鏈路仿真前移）、系統級驗證與 DFT 設計等核心模塊；④標準化適配能力：支持自動生成工具兼容的標準化庫文件，解決不同廠商 Die 的集成適配問題。

趙毅在演講中提到，目前，硅芯科技已與多家先進封裝廠展開合作，通過構建覆蓋 RDL、硅中介層、玻璃基板、TSV/TGV 等多類工藝的標準化數據庫，把原本分散在流程文檔和經驗規則中的工藝參數轉換成可被設計工具直接調用的模型。隨著這些模型接入 3Sheng Integration 平臺，設計端能夠在早期完成跨工藝互聯規劃、寄生參數評估和熱應力預測，大幅減少后期返工，使多芯粒系統從設計到驗證能夠順暢推進。

圖源 | 硅芯科技官方微信公眾號

值得一提的是，作為一家上游的EDA公司，硅芯科技并不止局限于自身的發展，也非常熱衷于對產業生態的聯合，在此前的多個展會中，都能見到由硅芯科技所主導的先進封裝生態展區。

過去，芯片制造（前道）和封裝（后道）涇渭分明，封裝更多被視為“后端工序”。但隨著2.5D/3D先進封裝興起，情況徹底變了——封裝不再只是“包起來”，而是深度參與系統集成，甚至催生了所謂的“中道工藝”。趙毅在采訪時表示，先進封裝和傳統封裝有較大的差異，需要對材料、工藝、良率有更深的技術積累，這樣才能更快推進Interposer、Hybrid Bonding等尖端技術。

也正因此，當前全球最先進的封裝工藝其實在臺積電，CoWoS、InFO、SoC等技術都展現出其在封裝領域的水平，成功地將頂尖的晶圓制造能力、前瞻性的戰略布局、多樣化的技術組合、頂級客戶的深度綁定以及雄厚的資本投入融為一體，自成生態。

在臺積電不可復制的情況下，打造由多個環節所聚力的生態鏈更為重要。看到當前產業存在的生態缺位情況，硅芯科技決定著力推動先進封裝生態的成型。

據趙毅透露，自今年以來，國內諸多頭部先進封裝廠也逐漸加入到生態的建設當中，開始自建Interposer能力、布局HBM集成產線。大家都意識到，只有把新一代EDA公司、堆疊芯片設計方法學提前納入工藝開發流程，整個產業生態才能閉環。“先進封裝的本質是系統工程，只有EDA、設計、制造、封裝四方協同，才能真正釋放先進封裝的潛力。”

3

國產EDA，除了并購，還可以報團取暖

“不要‘全面替代’，而要追求‘差異化突破’”。談及與海外三大EDA廠商的競爭時，趙毅強調。

趙毅表示，據其了解，目前全球只有Cadence和Synopsys擁有相對完整的堆疊芯片EDA流程，尤其在Logic+HBM+CoWoS這一主流場景上，他們通過十年積累，已深度耦合HBM協議、封裝工藝與算法。坦白講，我們在這一賽道短期內很難超越。機會在于差異化場景。比如在特定領域領域，客戶需要的是ADC+FPGA+DSP等異構芯片在Interposer上的混合集成——這類微系統比標準HBM堆疊更復雜、約束更多。我們在這些非標場景中打磨出獨特的布線與驗證算法，反而形成了局部優勢。先在一個細分場景打穿，再反哺通用場景，這才是可行路徑。

值得一提的是，不似海外巨頭那般全流程EDA貫穿，很多本土企業在如DRC檢查、參數提取、熱仿真等工具開發商保持著一定優勢，并且通過“多個點工具組合覆蓋流程”的方式，逐步構建局部閉環。

回歸到國產EDA產業發展本身，整個行業已經從前些年的百家爭鳴之勢轉向大浪淘沙和并購整合期，僅是今年上半年就已經出現多起收并購案件。不過，除了并購，趙毅認為圍繞具體場景開展工具級協作，或許是國產EDA產業發展的另一條路。

趙毅表示，隨著系統復雜度飆升，我們并非要用“多芯片”方案包打天下，而是希望將其與單芯片內部的設計、乃至系統級的功能EDA工具進行深度融合與捆綁。我們的愿景不僅是串聯起“工藝”和“應用場景”，更希望能在EDA行業內促成一次“合縱連橫”。我們正好處于一個獨特的位置，可以通過這種協作模式，為整個行業探索出一條新的發展路徑。